ベンタナ ヴェイロン V1 RISC

Hot Chips 2023 で、RISC-V CPU スタートアップの Ventana Micro は、新しいデータセンター Veyron V1 を披露しました。 Ventana Veyron V1 は、データセンター向けの新時代の RISC-V CPU を見据えています。 これは V1 製品上にありますが、同社はすでに V2 を動作させているようです。

講堂からの生中継ですので、誤字脱字はご容赦ください。 ホットチップスはクレイジーなペースだ。

Ventana には Veyron V1 用の楽しいターゲット スライドがあります。 それは「需要が見つかるところならどこでも」と表現するのが最も適切かもしれません。

そのアイデアは、Ventana Micro がチップレットあたり最大 16 コアの RISC-V CPU コアを搭載し、それらを DDR メモリ コントローラーや PCIe などを備えた I/O ハブと組み合わせるというものです。 Ventana によれば、Veyron V1 は最大 192 コアまで拡張できるが、ドメイン固有のアクセラレータも統合できるという。

チップ上のコア、キャッシュなどの主要な仕様は次のとおりです。 Ventana 氏によると、Veyron V1 では仮想化などのサポートや、サイドチャネル攻撃に対する耐性を高める措置が提供される予定です。

サポート面で私たちが驚いたのは、同社がすでにネストされた仮想化について議論していることです。 私たちが見た Arm Neoverse N1 チップは、ネストされた仮想化さえサポートしていませんでした。

ここで、コアのマイクロアーキテクチャについてもう少し詳しく説明します。 これは、スライドを見せるだけの速さで書き写すことはできません。

これについてもう少し詳しく説明します。

これはパイプラインを非常に読みにくいグラフで表したものです。

予測、取得、デコードのスライドは次のとおりです。

ロード/ストアの詳細は次のとおりです。

プロセッサークラスターのサイズから、各 16 コアクラスターには最大 48MB の L3 キャッシュがあります。

同社が最初の UCIe CPU の 1 つであり、チップレットに傾いていると言うだけのために、ここに UCIe を含めていたら、本当に興味深いものになっただろう。

パフォーマンスの面では、Ventana は 128 コアの Veyron で前世代のパフォーマンスを目標にしています。 AMD EPYC Bergamo などの CPU の数値は Milan よりもはるかに高くなっています (2 倍以上)。 同社は、V2はまだ製品化されていないが、Bergamoはすでに一般提供されていると述べた。

RISC-V の市場では、現時点では Ventana が AMD や Intel より高速である必要はありません。 必要なのは、x86 ではなく、Arm でもなく、RISC-V であることだけです。 人々は特に、将来の CPU および xPU 設計における Arm の代替として RISC-V に注目しています。

Ventana には、TSMC 5nm に使用できるリファレンス Veyron V1 実装もあります。

RISC-V は、x86 の代替分野で注目されるテクノロジーです。 Arm はすでに巨大企業ですが、ビジネスの刷新に取り組んでいる RISC-V には、Arm が行った多くの取り組みを活用して破壊的な機会を与えています。 2016 年に Cavium ThunderX をレビューしたとき、Arm サーバーの CPU は非常に粗かったです。 それ以来、単一の x86 アーキテクチャのコードベースとインフラストラクチャから、x86 と Arm の複数のアーキテクチャの世界に移行するために多くの作業が行われてきました。 その成果の多くは、RISC-V の市場速度を高めるために活用されています。 また、その I/O ダイ設計は、成功していることが証明されている AMD から学んだ教訓を活用しているようです。

うまくいけば、すぐに本物の Veyron V1 ハードウェアを実際に触ることができるようになります。